PAT-NO:

JP405204494A

DOCUMENT-IDENTIFIER: JP 05204494 A

TITLE:

MEMORY DEVICE

PUBN-DATE:

August 13, 1993

INVENTOR-INFORMATION:

NAME

IKEDA, MASAAKI SHINOHARA, HISATO

ASSIGNEE-INFORMATION:

NAME

COUNTRY

TDK CORP

N/A

APPL-NO: JP04034304

APPL-DATE:

January 24, 1992

INT-CL (IPC): G06F001/26, G11C005/00 , G11C005/14 ,

H02J001/00

ABSTRACT:

PURPOSE: To prolong the using time of a device by the part of power generation of a solar battery and to make the capacitance of a memory large without expanding the capacitance of the device by supplying power for holding the memory by the solar battery and a secondary battery or a capacitor housed in an empty space.

CONSTITUTION: A memory part 5 and a display part 6 are housed inside of a cover object 2. In the memory part 5, the solar battery 11 of amorphous silicon is formed at the surface of the one side of an

insulating substrate 8 made from heat-registing glass, etc., a memory circuit 10 consisting of a thin film transistor is formed at the surface of the one side of an insulating substrate 9, the other sides of the insulating substrates 8 and 9 are disposed by distantly facing each other and the empty space 7 is formed. In the empty space 7, the secondary battery 43 to store the generated power of the solar battery circuit 11 is mounted at a memory circuit 12 and conductive members 44 and 45 are provided so as to supply power from the solar battery 11 for the memory circuit 12 and the secondary battery 43.

COPYRIGHT: (C) 1993, JPO&Japio

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平5-204494

(43)公開日 平成5年(1993)8月13日


(51)Int.Cl. ⁵		識別記号	庁内整理番号	FI	技術表示箇所
G06F	1/26				
GIIC		Z	6628-5L		
• • • •	5/14		8724-5L		
	•		7165-5B	G 0 6 F	1/ 00 3 3 0 B
			7165-5B		3 3 0 D
				審査請求 未請求	記載水項の数4(全 6 頁) 最終頁に続く
(21)出願番号		特願平4-34304		(71)出顧人	000003067
		1/4 mg () C C C C C			ティーディーケイ株式会社
(aa) ili 8611		平成 4 年(1992) 1 月24日			東京都中央区日本橋 1 丁目13番 1 号
(22)出願日		T // 1 (1002) 1	,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,	(72)発明者	池田 正男
					東京都中央区日本橋一丁目13番 1 号ティー
					ディーケイ株式会社内
				(72)発明者	篠原 久人
				(12,72.12	東京都中央区日本橋一丁目13番1号ティー
					ディーケイ株式会社内
				(74)代理人	弁理士 南條 眞一郎
				(12)(42)	71-332

(54)【発明の名称】 メモリ装置

(57)【要約】

【目的】 携帯用のパーソナルコンピュータ等において 省電力化と装置の省スペース化を図る。

【構成】 第1の絶縁基板の一方の面に太陽電池回路を 形成し、第2の絶縁基板の一方の面に薄膜トランジスタ により構成されたメモリ回路を形成し、これらの絶縁基 板の他方の面同士を対向させて離間して配設し、メモリ 回路に太陽電池回路から電力を供給する。また、絶縁基 板の他方の面同士を対向させて離間して配設することに より形成された空所に、太陽電池の発電電力を貯蔵する 2次電池あるいはキャパシタを収納する。



【特許請求の範囲】

【請求項1】 一方の面に太陽電池回路が形成された第 1の絶縁基板と、一方の面に薄膜トランジスタメモリ回 路が形成された第2の絶縁基板とからなり、前記第1の 絶縁基板の他方の面と前記第2の絶縁基板の他方の面と が対向して離間して配設され、前記第1の基板に形成された太陽電池回路から前記第2の基板に形成されたメモ リ回路に電力を供給することを特徴とするメモリ装置。 【請求項2】 第1の絶縁基板の他方の面と前記第2の 絶縁基板の他方の面とが対向して離間して配設された空 所に、太陽電池の発電電力を貯蔵する2次電池を備えていることを特徴とする請求項1記載のメモリ装置。

1

【請求項3】 第1の絶縁基板の他方の面と前記第2の 絶縁基板の他方の面とが対向して離間して配設された空 所に、太陽電池の発電電力を貯蔵するキャパシタを備え ていることを特徴とする請求項1記載のメモリ装置。

【請求項4】 メモリ回路が複数のブロックに分割されて形成されていることを特徴とする請求項1、請求項2 又は請求項3記載のメモリ装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、携帯用のパーソナル・ コンピュータあるいはワード・プロセッサ等に用いられ るメモリ装置に関するものである。

[0002]

【従来の技術】近年の急速なパーソナル・コンピュータの普及の中で、携帯に適した小型のパーソナル・コンピュータあるいはワード・プロセッサが急速に普及しつつあり、特に外形が一般のビジネス文書と同じA4型の大きさであるノート型と呼ばれるパーソナル・コンピュー 30 夕は携帯が小型軽量である上に価格が低廉であるということから人気がある。

【0003】一方、最近はパーソナル・コンピュータに対する要望がますます高度化し、ノート型の装置に対しても、メモリの大容量化、液晶表示装置用バック・ライトの採用、ハード・ディスク・ドライブの内蔵等の要望があり、消費電力は増大する傾向にある。

【0004】しかし、携帯用のパーソナル・コンピュータ等は、携行時は電池によって駆動されるため、使用する電池の容量によって使用時間が制限される。したがっ 40 て、より長時間の使用を可能にするためには大容量の電池を使用すればよいが、電池は蓄えることのできる電力量と容積及び重量とが比例するため、限られた容積・重量内で充分な容量の電池を得ることは困難であり、大容量の電池を採用すると小型・軽量との特長を損なうことになる。

【0005】また、メモリの大容量化が要望されているにもかかわらず、小型・軽量を要望される携帯用のパーソナル・コンピュータ等においては容積の問題から大容量のメモリを収納することは困難である。

[0006]

【発明が解決しようとする課題】本発明は、上記問題点すなわち携帯用のパーソナル・コンピュータ等において、容積・重量の点から駆動用電池の容量が不足であるという問題点と、容積の問題から大容量のメモリを収納することが困難であるという問題点をともに解決することを課題とするものである。

[0007]

【課題を解決するための手段】本願においては、上記課 10 題を解決するために、一方の面に最近各種電子装置の電源として普及している太陽電池回路を形成した第1の絶縁基板と、一方の面に液晶表示装置の駆動回路等に用いられている薄膜トランジスタ (Thin Fil Transistor)で構成されたメモリ回路を形成した第2の絶縁基板の他方の面同士を対向して離間して配設したものであり、すなわち「一方の面に太陽電池回路が形成された第1の絶縁基板と、一方の面に薄膜トランジスタメモリ回路が形成された第2の絶縁基板とからなり、第1の絶縁基板の他方の面と第2の絶縁基板とからなり、第1の絶縁基板の他方の面と第2の絶縁基板の他方の面とが対向して離間して配設され、第1の基板に形成された太陽電池回路から第2の基板に形成されたメモリ回路に電力を供給することを特徴とするメモリ装置」との構成を有する発明を提供する。

[0008]

【動作】上記構成を有する本願発明のメモリ装置においては、第1の絶縁基板に形成された太陽電池回路から、第2の絶縁基板に形成された薄膜トランジスタメモリ回路に電力を供給する。

[0009]

【実施例】図面を参照して本発明の実施例を説明する。図1に示すのは、本願発明を適用したノート型パーソナル・コンピュータの外観斜視図であり、このノート型パーソナル・コンピュータは本体1と、本体1に回動可能に取り付けられた蓋体2と、蓋体を本体1に取り付ける取り付け部3から構成されている。本体1の内部には図示しないコンピュータ本体が収納されており、本体1の蓋体2に覆われた部分には同様に図示しないキーボードが取り付けられている。また、蓋体2の表面には太陽電池4が設けられている。

40 【0010】図2に示すのは、蓋体2の内部構成の概要図であり、この蓋体2の内部にはメモリ部5と表示部6が収納されている。メモリ部5は、耐熱ガラス等よりなる第1の絶縁基板8の一方の面に非晶質シリコンからなる太陽電池回路11が、第2の絶縁基板9の一方の面に薄膜トランジスタからなるメモリ回路10が各々形成され、第1の絶縁基板8の他方の面と第2の絶縁基板9の他方の面とが対向して離間して配設され空所7が形成されている。表示部6は、耐熱ガラス等よりなる絶縁基板10の一方の面に薄膜トランジスタからなる駆動回路1503が、他方の面に液晶表示装置14が各々形成されて構

成されている。

【0011】図3~図6を用いて、メモリ部5の具体的 構造を説明する。図5に示すのは、メモリ部5の部分概 要図であって、耐熱ガラス等よりなる第1の絶縁基板8 の一方の面に太陽電池回路11が、第2の絶縁基板9の 一方の面にメモリ回路12が各々形成されており、これ ら第1の絶縁基板8及び第2の絶縁基板9の他方の面同 士が対向して離間して配設され空所7が形成されてい る。

【0012】空所7にメモリ回路12側に太陽電池回路 11の発電電力を貯蔵する2次電池43が取り付けられ ており、太陽電池11からの電力をメモリ回路12と2 次電池43に供給するために導電部材44及び45が設 けられている。

【0013】この2次電池43に代えてスーパーキャパ シタ等の電気2重層コンデンサーを使用することも可能 である。また、モリ部5を保護するために、保護コート 46がメモリ部5の全体を覆って形成されている。

【0014】図3に示すのは、メモリ回路12を構成す る薄膜トランジスタの構造図であって、このこの図に示 20 す薄膜トランジスタは説明の都合上図1及び図2に記載 したものに対して上下逆に記載してある。この薄膜トラ ンジスタは、NチャンネルMOS (Metal Oxide Semico nductor) 21とPチャンネルMOS22とを組み合わ せたCMOS (Complementaly MOS) 構成となってお り、メモリセルはCMOSを用いたフリップフロップに よるSRAMである。

【0015】結晶化ガラス等よりなる第2の絶縁基板9 の一方の面上に非単結晶シリコン層が形成されており、 この非単結晶シリコン層にN+層23, チャンネル25 及びN+層24からなるNチャンネルアイランドと、P+ 層26, チャンネル28及びP+層27からなるPチャ ンネルアイランドが各々形成されている。

【0016】これらの各層及びチャンネルは、各々N⁺ 層23はN+ドレイン領域、チャンネル25はN+ゲート 領域、N+層24はN+ソース領域、P+層26はP+ソー ス領域、チャンネル28はP+ゲート領域そしてP+層2 7はP*ドレイン領域として機能する。

【0017】各々のチャンネル25及び28の上には酸 化シリコン (SiO2) からなるゲート酸化膜29及び 40 30が各々形成されており、各々のゲート酸化膜29及 び30の上には非単結晶シリコンからなるゲート電極3 1及び32が各々形成されている。

【0018】各々のゲート酸化膜及びゲート層を覆って 酸化シリコンからなる層間絶縁膜33及び34が形成さ れており、また、各素子を分離するため、38及び39 で示すようにゲート酸化膜と層間絶縁膜は素子の間にも 積層されて配置されている。

【0019】これらの各層及びチャンネルは、各々N+

領域、N+層24はN+ソース領域、P+層26はP+ソー ス領域、チャンネル28はP'ゲート領域そしてP'層2 7はP*ドレイン領域として機能する。

【0020】このようにしてNチャンネルMOS21と PチャンネルMOS22が分離して形成され、各々N⁺ ドレイン領域、N+ソース領域、P+ソース領域、P+ド レイン領域に電気的接続を行うためにN⁺層23,2 4、P+層26、27上にアルミニウム層35、36及 び37が形成されている。なお、CMOS構成とするた めにPチャンネルMOSとNチャンネルMOSのドレイ ン電極は接続されている。

【0021】図4に示すのは、太陽電池回路11の構造 図である。この太陽電池回路11は、pin非晶質シリ コン太陽電池から構成されている。非単結晶ガラス等の 第1の絶縁基板8の一方の面上にCr膜からなる第1電 極40が形成されている。この第1電極40は、Ti、 ITO (Indium-Tin Oxide)、SnO2、ステンレスス チール等の単層膜あるいはA1/Ti、ITO/SnO 2、A1/SnO2等からなる多層膜のいずれでもよい。 【0022】第1電極40上に、pin型非晶質シリコ ン層41が形成されている。このpin型非晶質シリコ ン層41は、厚さ10~100nmのn型非晶質シリコン 層の上に厚さ50~10,000nmの非晶質シリコンi 型層が積層され、さらにその上に厚さ5~50nmの非晶 質シリコン炭素のp型層が積層されることにより構成さ れている。なお、p型シリコン層及びn型シリコン層に 非晶質シリコンではなく微結晶シリコンあるいは微結晶 シリコンと非晶質シリコンの混合層を用いてもよい。

【0023】pin非晶質シリコン層41上にSnO2 30 等の透明導電材料からなる第2電極42が形成されてお り、隣接したpin非晶質シリコン層41を接続するこ とにより太陽電池回路11が構成されている。この透明 導電材料としてSnO2の他に、ITO、ZnOの単層 膜あるいはそれぞれとの多層膜等が使用可能である。

【0024】太陽電池回路11はこのように構成されて いるが、見栄えを気にしないならば、単結晶シリコン太 陽電池あるいは多結晶シリコン太陽電池を多数配列する ことにより構成してもよい。なお、図1に示した太陽電 池4は48個の太陽電池セルから構成されており、この 48個の太陽電池セルは24個ずつの2つのブロックに 分割されている。

【0025】メモリ部5の具体例を説明する。A4ノー トパーソナル・コンピュータの蓋の面積は10,000c ■2/16=625cmであるから、蓋体2の外形は略々 21cm・30cmである。したがって、枠等の大きさを考 慮すると、収納可能な絶縁基板7の面積は18cm・26 cm=468cm2程度である。

【0026】初めに、メモリ回路12について説明する が、メモリセルを消費電力の小さいSRAMで構成した 層23はN⁺ドレイン領域、チャンネル25はN⁺ゲート 50 場合について説明する。1個の薄膜トランジスタの大き

さは0.002cm×0.002cmであるので、4個のトラ ンジスタを用いたCMOSフリップ・フロップ回路で構 成されているSRAMのメモリセル1個の面積は0.0 $0.2cm < 0.002cm > 4 = 0.000016cm^2$ The る。

【0027】したがって、468cm2の面積を有する絶 縁基板上に形成することが可能なメモリセルは、468 cm² /0.000016cm²=29,250,000個 (bi t) であるから、全体のメモリ容量は29,250,00 Obit/8bit=3,656,250Byteとなる。

【0028】計算上はこのようになるが、メモリ回路に はメモリセルの他に付属回路あるいは取り付け用のスペ ースが必要となるので、実際に形成可能なメモリの容量 は3MByte程度である。

【0029】次に、太陽電池回路11について説明す る。太陽電池セル1個の平均的出力電圧は約0.65V であるから、この太陽電池における24個の太陽電池セ ルからなる各ブロックの出力電圧は0.65V×24= 15.6 Vである。

W, cm²における10cm×10cmの太陽電池の出力は0. 6W程度であるから、468cm2の面積を有する本実 施例太陽電池の出力は0.6W×4.68=2.808W である。なお、そのときの出力電流は2.808W/1 5.6V=0.18Aである。

【0031】次に、メモリ部5の製造方法について説明 するが、初めにメモリ回路12の製造方法について説明 する。前に述べたように、本実施例におけるメモリ回路 12は、薄膜トランジスタによって構成されている。

耐熱性を有する非結晶ガラス板を用い、最初に第1の絶 縁基板8の一方の面上に第1の絶縁基板8から半導体層 への不純物の拡散を防ぐために厚さ200mmの酸化シリ コン膜をスパッタリング法により形成する。

【0033】このようにされた第1の絶縁基板8上に、 シラン (SiH4) あるいはジシラン (Si2H6)を原 料として、低圧化学蒸着 (Low Pressure Chemical Vape r Deposition=LPCVD)法により350~550℃ の基板温度において厚さ100mmの非晶質シリコン半導 600℃の窒素 (N2) 雰囲気中でで3~48時間加熱 することにより、非単結晶シリコン半導体層を形成す る。

【0034】次に、形成された非単結晶シリコン半導体 層の不要な部分ををレジスト膜を用いる通常のエッチン グにより除去し、NチャンネルアイランドとPチャンネ ルアイランドになる部分を形成する。

【0035】このように非単結晶シリコンのアイランド が形成された絶縁基板の全体を覆って厚さ50~200 nmの酸化シリコン膜をスパッタリング法等により形成す 50 40を形成する。

る。

【0036】次に、厚さ100~350nmの非晶質シリ コン層を200~400℃の基板温度におけるプラズマ CVD法あるいは500~600℃の基板温度における LPCVD法により形成し、この非晶質シリコン層をオ ートリソグラフィーにより所定のパターンを形成して、 ゲート電極31及び32を構成する。なお、このゲート 電極は図の表又は裏において相互にあるいは他の回路に 接続されている。

6

10 【0037】さらに、Nチャンネルアイランドのソース 領域23及びドレイン領域24に対応する部分の酸化シ リコン膜をパターニングにより除去し、その部分にイオ ン打ち込み法又はイオンドーピング法により燐(P)を 注入することにより、N型非単結晶シリコン層であるN MOSのN・ソース領域23、N・ドレイン領域24及び ノンドープド非単結晶シリコン層であるゲート領域27 を構成する。

【0038】同様にして、Nチャンネルアイランドのソ ース領域23及びドレイン領域24に対応する部分にホ 【0030】標準的な条件すなわちAM1.5,100m 20 ウ素(B)を注入することによりP型非単結晶シリコン 層であるPMOSのP+ソース領域23、P+ドレイン領 域24及びノンドープド非単結晶シリコン層であるゲー ト領域27を形成する。

> 【0039】このようにして、NMOS及びPMOSの 薄膜トランジスタが構成される。なお、CMOSの構造 上NMOSのN+ドレイン領域24とPMOSのP+ドレ イン領域24とは隣接して形成されている。

【0040】形成された薄膜トランジスタに厚さ300 ~2000mの酸化シリコン膜をLPCVD法等により 【0032】第1の絶縁基板7として、600℃以上の 30 生成して、層間絶縁膜33,34及び39を形成する。 【0041】次に、ソース領域及びドレイン領域に対応 する部分の酸化シリコン膜にコンタクトホールを開孔 し、アルミニウム層35、36及び37を蒸着あるいは スパッタリング法により生成し、不要な部分を除去する ことにより所要の電気配線を行うことにより、CMOS によるSRAMが構成され、さらに必要な付属回路を形 成してメモリ回路10を構成する。

【0042】このようにして構成された薄膜トランジス タは、薄膜トランジスタの主な用途である液晶表示装置 体層を形成し、形成された非晶質シリコン層を570~ 40 における薄膜トランジシスタが液晶の各表示セルに対応 している必要があるのに対し、メモリセルとして使用す る場合にはそのような制約はないためメモリ回路を複数 のブロックに分割して形成することができる。このよう な構成を採れば、薄膜トランジスタの製造が容易にな る。

> 【0043】次に、太陽電池回路11の製造方法につい て説明する。最初に、第1の絶縁基板8の一方の面上に Cr膜をスパッタリングにより形成し、この膜にフォト ・リソグラフィーによりパターン形成を行い、第1電極

【0044】次にプラズマCVD法により、まずシラン (SiH₄)ガスと全体で0.1~5%に相当するホスフ ィン (PH3) ガスを反応室内に導入し、0.01~10 Torrの圧力下で1~500Wの高周波電力を加えて厚さ 10~100mの n型非晶質シリコン層を形成する。

【0045】次に、この上にシランガスのみで厚さ50 ~10000nmの i 型非晶質シリコン層を積層する。

【0046】さらに同様に、シランガスとシランガス全 体の0.1~5%に相当するジボラン(B2H6)ガスと シランガスの1~200%に相当するメタン (CH4) ガスにより、厚さ5~50nmのp型非晶質シリコン炭素 層を積層して、pin型非晶質シリコン層41を形成す る。その際、各原料ガスを水素で希釈することもでき る。

【0047】このようにして、形成されたpin型非晶 質シリコン層41上に透明第2電極42を形成する。p i n型非晶質シリコン層41にYAGレーザーによりパ ターン形成したのち、透明導電材料をスパッタリングし て第2電極層42を形成し、フォトリソグラフィにより パターン形成する。このパターン形成法はレーザーによ 20 8 第1の絶縁基板 るパターニングでも、メタルマスクをかぶせて成膜を行 うことによってももちろんよい。

【0048】このようにして形成された太陽電池セル に、さらに太陽電池からの発電電力を安定化するための 回路を形成する。

【0049】次に、厚さが5㎜以下の薄型リチウム電池 等の2次電池43を空所7に収納し、太陽電池回路9、 メモリ回路10、2次電池43を導電部材44及び45 により接続し、透明耐熱耐湿性フィルムをEVA樹脂を 接着剤としてラミネートすることにより保護コート46 30 25,28 チャンネル を形成する。

【0050】以上説明した実施例においてはメモリセル をSRAM構成としたものについて説明したが、太陽電 池の容量が許すならばDRAM構成を採ることも可能で ある。

[0051]

【発明の効果】以上の説明から明らかなように、本発明 によれば太陽電池及び空所7に収納した2次電池あるい はキャパシタによりメモリ保持のための電力を供給でき るから、太陽電池が発電した分装置の使用時間が長くな 40 44,45 導電部材 るとともにメモリを薄膜トランジスタで構成し太陽電池 と一体としたから、装置の容積を拡大することなくメモ

リの大容量化を達成することができる。

【0052】また、本発明によるメモリは容量が大きい から、大きなメモリ容量を必要とする辞書等を記憶させ ておくには最適である。

8

【図面の簡単な説明】

【図1】本発明を適用したノート型パーソナル・コンピ ュータの外観斜視図。

【図2】蓋体の内部構成の概要図。

【図3】薄膜トランジスタの構造図。

【図4】太陽電池の構造図。

【図5】メモリ部の部分構造図。

【符号の説明】

1 本体

2 蓋体

3 取り付け部

4 太陽電池

5 メモリ部

6 表示部

7 空所

9 第2の絶縁基板

10 第3の絶縁基板

11 太陽電池回路

12 メモリ回路

13 液晶表示駆動回路

14 液晶表示装置

21 NチャンネルMOS

22 PチャンネルMOS

23,24 N⁺層

26,27 P+層

29、30 ゲート酸化膜

31,32 ゲート層

33,34,38,39 層間絶縁膜

35,36,37 アルミニウム層


40 第1電極

41 pin非晶質シリコン層

42 第2電極

43 2次電池

46 保護コート



フロントページの続き

(51) Int. Cl.⁵ H O 2 J 1/00 FΙ

技術表示箇所